Pages Menu
Categories Menu

Posted | 0 comments

Типы оперативной памяти DRAM

Доступ к стандартной памяти DRAM осуществляется с помощью технологии под названием paging. Обычный доступ к памяти требует выбора адреса строки и столбца, что требует больших затрат времени.

Пейджинг обеспечивает более быстрый доступ ко всем данным в заданной строке памяти, сохраняя тот же адрес строки и изменяя только столбец. Использующая этот метод память, называется «Page Mode» или «Fast Page Mode». Другие вариации называния режима Page Mode - Static Column или Memory Mode.

Fast Page Mode DRAM

Пейджинговая память - это простая схема повышения производительности памяти, которая делит память на «page» размером от 512 байт до нескольких килобайт. Схема пейджинга позволяет доступ к ячейкам памяти с меньшим количеством состояний ожидания. Если нужная ячейка памяти находится за пределами текущей page, при выборе системой новой страницы, добавляются одно или несколько состояний ожидания.

Чтобы повысить скорость доступа к памяти, системам понадобилось обеспечивать более быстрый доступ к DRAM. Одним из важных изменений стало внедрение в процессорах 486 и более поздних версий, режима пакетного доступа. Режим циклического переключения, при большинстве обращений к памяти, использует преимущества последовательности.

Используя режим пакетной обработки, после настройки для заданного доступа адресов строк и столбцов, вы можете получить доступ к следующим трём соседним адресам без дополнительных состояний ожидания. Обычно доступ к пакету ограничен четырьмя полными доступами. Чтобы описать это, мы часто ссылаемся на тайминг в количестве циклов для каждого доступа. Типичный пакетный режим доступа стандартной DRAM выражается как x-y-y-y. Где x - время для первого доступа (время задержки плюс время цикла), а y - количество циклов, необходимых для каждого последовательного доступа.

Стандартная 60-разрядная DRAM - память обычно работает с частотой 5-3-3-3 импульсов. Это означает, что первый доступ занимает в общей сложности пять циклов (на системной шине 66 МГц, это около 75ns, или 5 × 15ns циклов), а последовательные циклы занимают три цикла каждый (3 × 15ns = 45ns). Как вы можете видеть, фактический системный тайминг несколько меньше, чем технически рассчитана память.

Без технологического прерывания доступ к памяти будет 5-5-5-5, потому что для каждой передачи памяти необходима полная латентность. Время цикла 45ns во время пакетных передач равно примерно 22,2 МГц эффективной тактовой частоты. В системе с 64-битной (8-байтной) шиной памяти это приведёт к максимальной пропускной способности 177 Мбит/с (22,2 МГц × 8 байтов = 177 Мбит/с).

Память DRAM, поддерживает пейджинг, и этот метод разрыва называется памятью Fast Page Mode (FPM). Этот термин относится к возможности доступа к данным на одной и той же странице памяти быстрее, чем к данным на других страницах памяти.

Большинство систем 386, 486 и Pentium с 1987 по 1995 год использовали память FPM, которая включала в себя либо 30-контактную, либо 72-контактную форму SIMM.

Другой способ ускорения памяти FPM - чередование. В этой конструкции совместно используются два отдельных банка памяти, чередуя доступ из одного в другой, как чётный и нечётный байт. В то время как обращаются к одному, другой, когда выбираются адреса строк и столбцов, предварительно заряжается. К тому времени, когда первый в паре банк закончит возвращать данные, второй банк завершает цикл задержки и готов к возврату данных. Когда возвращает данные второй банк, заряжается, выбирая адрес строки и столбца следующего доступа, первый банк. Такое перекрытие доступа в двух банках уменьшает эффект задержки или циклов предварительной зарядки и позволяет ускорить общий поиск данных. Единственная проблема заключается в том, что для использования чередования необходимо установить одинаковые пары банков, удваивая количество необходимых модулей.

Extended Data Out RAM

В 1995 году, для Pentium систем стал доступен новый тип DRAM - расширенный вывод данных (EDO) RAM. EDO, модифицированная форма памяти FPM, иногда упоминаемая как режим Hyper Page. EDO была изобретена и запатентована компанией Micron Technology, хотя Micron лицензировала производство для многих других производителей памяти.

Память EDO состоит из специально изготовленных микросхем, которые позволяют перекрывать тайминг между последовательными доступами. Вывод расширенных данных имени указывает на то, что в отличие от FPM, драйверы вывода данных на чипе, когда контроллер памяти удаляет адрес столбца, чтобы начать следующий цикл, не отключаются. Это позволяет следующим циклом перекрывать предыдущий, экономя около 10ns за цикл.

Эффект EDO заключается в том, что уменьшается время цикла, позволяя контроллеру памяти, пока он считывает данные по текущему адресу, начинать новую инструкцию адреса столбца. Это почти идентично тому, что было достигнуто в старых системах чередованием банков памяти. Но, в отличие от чередования, с EDO устанавливать в системе одновременно два одинаковых банка памяти не нужно.

EDO RAM, по сравнению с 5-3-3-3 стандартного режима быстрой памяти, обеспечивает циклический пакетный режим 5-2-2-2. Чтобы выполнить четыре передачи памяти, EDO, по сравнению с 14 полными циклами для FPM, потребуется 11 общих системных циклов. Это 22% -ное улучшение общего времени циклов.

Результирующее двухцикличное (30ns) время цикла во время пакетных передач, по сравнению с 45 ns/22 МГц для FPM, равно 33,3 МГц эффективной тактовой частоты. В системе с 64-битной (8-байтной) шиной памяти, это приведёт к максимальной пропускной способности 266 Мбит/с (33,3 МГц × 8 байтов = 266 Мбит/с).

Из-за кэша процессора, EDO обычно повышала общую скорость тестирования системы только на 5% или меньше.

Несмотря на то, что общее улучшение системы было небольшим, существенным в EDO было то, что он использовал тот же базовый дизайн чипов DRAM, что и FPM. То есть, для FPM практически не было никаких дополнительных затрат. Фактически, в период его расцвета EDO стоила меньше, чем FPM, но предлагала более высокую производительность.

EDO RAM обычно поставлялось в 72-контактной SIMM форме.

Чтобы на самом деле использовать память EDO, ваш чипсет материнской платы должен был его поддерживать. Большинство, представленных на рынке с 1995 года (Intel 430FX) до 1997 года (Intel 430TX) чипсетов для материнских плат, предполагали поддержку EDO, сделав EDO самой популярной формой памяти на ПК с 1995 по 1998 год. Поскольку чипы памяти EDO стояли столько же, как и стандартные чипы, к тому же сочетали поддержку Intel для EDO в чипсетах материнских плат, рынок ПК выбрал EDO.

EDO RAM использовалось в системах с частотой шины процессора до 66МГц, что идеально подходило для рынка ПК до 1998 года. Однако, начиная с 1998 года, с появлением 100-мегагерцовых и более быстрых системных шин, рынок для EDO быстро упал, стандартом стала более быстрая архитектура SDRAM.

Одна вариация EDO, которая совсем не стала известной, называлась burst EDO (BEDO). BEDO добавила возможности для передачи данных даже более быстрые, чем стандартный EDO. К сожалению, технология принадлежала Micron, а не свободному отраслевому стандарту, поэтому его поддерживал только один чипсет (Intel 440FX Natoma). BEDO быстро затмилась отраслевой SDRAM, которая стала популярной среди системных чипсетов ПК и системных дизайнеров проприетарных проектов. Таким образом, BEDO действительно никогда не вышел в производство, и нет систем которые его использовали.

SDRAM

SDRAM сокращает тайминг DRAM. Тип DRAM стандарта JEDEC, работает в синхронизации с шиной памяти. SDRAM предоставляет информацию в высокоскоростных пакетах с использованием высокоскоростного синхронизированного интерфейса. Поскольку сигналы синхронизируются с часами материнской платы, SDRAM удаляет большую часть задержки асинхронной DRAM.

Как и любому новому типу памяти, прежде чем его можно будет использовать в системах, требуется поддержка чипсета на материнской плате. Начиная с 1996 года с 430VX и 430TX, большинство чипсетов Intel начали поддерживать стандартную SDRAM, а в 1998 году внедрение чипсета 440BX заставило SDRAM затмить EDO как самый популярный тип на рынке.

Производительность SDRAM, по сравнению с производительностью ОЗУ FPM или EDO, значительно улучшена. Однако, поскольку SDRAM по-прежнему тип DRAM, начальная задержка одинакова, но время цикла в пакетном режиме намного быстрее, чем при использовании FPM или EDO. Тайминг SDRAM для доступа к пакету 5-1-1-1, что означает, четыре чтения памяти будут завершены всего в восьми циклах системной шины, по сравнению с 11 циклами для EDO и 14 циклами для FPM. Это делает SDRAM почти на 20% быстрее, чем EDO.

SDRAM, кроме возможности работать меньшими циклами, способен поддерживать циклическую системную шину до 133 МГц (7,5ns). В большинстве продающихся с 1998 по 2002 год системах PC включена память SDRAM.

SDRAM продаётся в форме DIMM и обычно оценивается тактовой частотой (МГц), а не временем цикла (ns). Это во время первоначального перехода от FPM и EDO DRAM сбивало с толку.

Чтобы удовлетворить строгие требования тайминга на свои чипсеты, Intel разработала для SDRAM спецификации, под названием PC66 и PC100. Например, кажется, что для работы на частоте 100 МГц, 10ns будет достаточно, но, предлагаемая Intel спецификация PC100, потребовала более быструю память 8ns. Гарантируя этим, что все временные параметры будут удовлетворены с достаточным запасом для ошибок.

В мае 1999 года JEDEC создала спецификации под названием PC133. Увеличение скорости до 33 MHz достигается за счёт спецификации PC100, ужесточения тайминга и параметров ёмкости. Более быстрый PC133 быстро попал на все системы с 133-мегагерцовой процессорной шиной. Исходные, используемые в модулях PC133 чипы, рассчитаны на 7,5ns или 133 МГц. Более поздние чипы имели разряд в 7,0ns, что технически составляет 143МГц. Эти более быстрые чипы по-прежнему использовались на модулях PC133, но они позволяли улучшать задержку стробирования по столбцам (сокращённо CAS или CL), что несколько улучшает общее время циклирования памяти.

SDRAM обычно поставлялся с 168-контактными модулями DIMM, работающими на нескольких скоростях. В таблице ниже приведены стандартные скорости передачи данных SDRAM с одной скоростью передачи данных и, соответственно, пропускная способность.

SDRAM модуль стандарта JEDEC (168-контактный DIMM) "Скорости" и "Скорость передачи"

Тип модуля Тип чипа Тактовая частота Циклы в течение времени Скорость шины Ширина шины Скорость передачи данных
PC66 15ns\10ns 66MHz 1 66MTps 8 bytes 533MBps
PC100 8ns 100MHz 1 100MTps 8 bytes 800MBps
PC133 7.5ns\7ns 133MHz 1 133MTps 8 bytes 1.066MBps

МГц = миллион циклов в секунду
MTps = миллионов переводов в секунду
Мбит/с = миллион байт в секунду
NS = наносекунд (миллиардных долей секунды)

Некоторые производители продавали модули, которые, по их утверждению, были «PC150» или «PC166», хотя эти скорости не существовали как официальные стандарты JEDEC или Intel, и чипсеты или процессоры официально эти скорости не поддерживали. Эти модули фактически использовали собранные с частотой 133 МГц чипы, которые могли работать разогнанными на частотах 150 МГц или 166 МГц.

По сути, память PC150 или PC166 была памятью PC133, которая была протестирована для работы на разогнанных скоростях, не поддерживаемых оригинальным производителем чипов. Эта разгоняемая память продавалась энтузиастам, которые хотели разгонять свои чипсеты на материнской плате, тем самым увеличивая скорость процессора и шины памяти.

Внимание. В общем память PC133 считается обратно совместимой с памятью PC100. Однако некоторые чипсеты или материнские платы имели более конкретные требования для определённых типов 100 или 133 МГц чипов и конструкций модуля. Если вам необходимо обновить более старую, требующую памяти PC100 систему, но PC133 память не идентифицирована поставщиком как совместимая с вашей системой, приобретать её не стоит. Для покупки памяти, чтобы гарантировать её валентность для вашей системы, вы можете использовать предоставляемые большинством основных производителей памяти, онлайн-инструменты.

Как правило, вы обнаружите модули SDRAM с классом CL 2 или CL 3.

Post a Reply

Ваш e-mail не будет опубликован. Обязательные поля помечены *

Лимит времени истёк. Пожалуйста, перезагрузите CAPTCHA.


↓